模拟电路和数字电路PCB设计的区别详解

工程领域中的数字规划人员和数字电路板规划专家在不断增加，这反映了职业的发展趋势。虽然对数字规划的注重带来了电子产品的严峻发展，但仍然存在，而且还会一向存在一部分与仿照或实践环境接口的电路规划。仿照和数字领域的布线战略有一些类似之处，但要获得更好的效果时，因为其布线战略不同，简略电路布线规划就不再是最优计划了。本文就旁路电容、电源、地线规划、电压过失和由PCB布线引起的电磁烦扰（EMI）等几个方面，讨论仿照和数字布线的底子相似之处及不同。 

 

 

　　在布线时，仿照器件和数字器件都需求这些类型的电容，都需求挨近其电源引脚联接一个电容，此电容值一般为0.1uF。体系供电电源侧需求另一类电容，一般此电容值大约为10uF。 

 

　　这些电容的方位如图1所示。电容取值规划为推荐值的1/10至10倍之间。但引脚须较短，且要尽量挨近器件（关于0.1uF电容）或供电电源（关于10uF电容）。 

 

　　在电路板上加旁路或去耦电容，以及这些电容在板上的方位，关于数字和仿照规划来说都归于常识。但风趣的是，其原因却有所不同。在仿照布线规划中，旁路电容一般用于旁路电源上的高频信号，假设不加旁路电容，这些高频信号或许通过电源引脚进入活络的仿照芯片。一般来说，这些高频信号的频率超出仿照器件按捺高频信号的才干。假设在仿照电路中不运用旁路电容的话，就或许在信号途径上引进噪声，更严峻的情况乃至会引起振荡。 

 

 

　　图1 在仿照和数字PCB设计中，旁路或去耦电容（0.1uF）应尽量挨近器件放置。供电电源去耦电容（10uF）应放置在电路板的电源线入口处。所有情况下，这些电容的引脚都应较短。 

 

　　仿照电路和数字电路PCB设计的差异详解

 

　　图2 在此电路板上，运用不同的道路来布电源线和地线，因为这种不恰当的协作，电路板的电子元器件和线路受电磁烦扰的或许性比较大。 

 

 

　　图3 在此单面板中，到电路板上器件的电源线和地线相互挨近。此电路板中电源线和地线的协作比图2中恰当。电路板中电子元器件和线路受电磁烦扰（EMI）的或许性下降了679/12.8倍或约54倍。 

 

　　关于控制器和处理器这样的数字器件，相同需求去耦电容，但原因不同。这些电容的一个功用是用作“微型”电荷库。在数字电路中，实行门情况的切换一般需求很大的电流。因为开关时芯片上发生开关瞬态电流并流经电路板，有额定的“备用”电荷是有利的。假设实行开关动作时没有满足的电荷，会形成电源电压发生很大改动。电压改动太大，会导致数字信号电平进入不确定情况，并很或许引起数字器件中的情况机过失运转。流经电路板走线的开关电流将引起电压发生改动，电路板走线存在寄生电感，可选用如下公式核算电压的改动：V = LdI/dt 

 

　　其间，V = 电压的改动;L = 电路板走线感抗;dI = 流经走线的电流改动;dt =电流改动的时间。 

 

　　因而，依据多种原因，在供电电源处或有源器件的电源引脚处施加旁路（或去耦）电容是较好的做法。 

 

　　电源线和地线要布在一起 

 

　　电源线和地线的方位良好协作，能够下降电磁烦扰的或许性。假设电源线和地线协作不当，会规划出体系环路，并很或许会发生噪声。电源线和地线协作不当的PCB设计示例如图2所示。 

 

　　此电路板上，规划出的环路面积为697cm2。选用图3所示的方法，电路板上或电路板外的辐射噪声在环路中感应电压的或许性可大为下降。 

 

 

　　电路板布线的底子常识既适用于仿照电路，也适用于数字电路。一个底子的经历准则是运用不间断的地平面，这一常识下降了数字电路中的dI/dt（电流随时间的改动）效应，这一效应会改动地的电势并会使噪声进入仿照电路。数字和仿照电路的布线技巧底子相同，但有一点在外。关于仿照电路，还有别的一点需求留意，便是要将数字信号线和地平面中的回路尽量远离仿照电路。这一点能够通过如下做法来完结：将仿照地平面独自联接到体系地联接端，或许将仿照电路放置在电路板的最远端，也便是线路的末端。这样做是为了坚持信号途径所遭到的外部烦扰最小。关于数字电路就不需求这样做，数字电路可容忍地平面上的很多噪声，而不会出现问题。 

 

　　仿照电路和数字电路PCB设计的差异详解

 

　　图4 （左）将数字开关动作和仿照电路阻隔，将电路的数字和仿照部分分隔。 （右） 要尽或许将高频和低频分隔，高频元件要挨近电路板的接插件。 

 

 

　　图5 在PCB上布两条挨近的走线，很简略构成寄生电容。因为这种电容的存在，在一条走线上的快速电压改动，可在另一条走线上发生电流信号。 

 

　　仿照电路和数字电路PCB设计的差异详解

 

　　图6 假设不留意走线的放置，PCB中的走线或许发生线路感抗和互感。这种寄生电感关于包含数字开关电路的电路运转对错常有害的。 

 

　　元件的方位 

 

　　如上所述，在每个PCB设计中，电路的噪声部分和“安静”部分（非噪声部分）要别离隔。一般来说，数字电路“富含”噪声，而且对噪声不活络（因为数字电路有较大的电压噪声容限）;相反，仿照电路的电压噪声容限就小得多。两者之中，仿照电路对开关噪声最为活络。在混合信号体系的布线中，这两种电路要别离隔，如图4所示。 

 

　　PCB设计发生的寄生元件 

 

　　PCB设计中很简略构成或许发生问题的两种底子寄生元件：寄生电容和寄生电感。规划电路板时，放置两条相互挨近的走线就会发生寄生电容。能够这样做：在不同的两层，将一条走线放置在另一条走线的上方;或许在同一层，将一条走线放置在另一条走线的周围，如图5所示。在这两种走线配置中，一条走线上电压随时间的改动（dV/dt）或许在另一条走线上发生电流。假设另一条走线是高阻抗的，电场发生的电流将转化为电压。 

 

　　快速电压瞬变最常发生在仿照信号规划的数字侧。假设发生快速电压瞬变的走线挨近高阻抗仿照走线，这种过失将严峻影响仿照电路的精度。在这种环境中，仿照电路有两个不利的方面：其噪声容限比数字电路低得多;高阻抗走线比较常见。 

 

　　选用下述两种技能之一能够削减这种现象。最常用的技能是依据电容的方程，改动走线之间的标准。要改动的最有效标准是两条走线之间的距离。应该留意，变量d在电容方程的分母中，d增加，容抗会下降。可改动的另一个变量是两条走线的长度。在这种情况下，长度L下降，两条走线之间的容抗也会下降。 

 

　　另一种技能是在这两条走线之间布地线。地线是低阻抗的，而且增加这样的别的一条走线将削弱发生烦扰的电场，如图5所示。 

 

　　电路板中寄生电感发生的原理与寄生电容构成的原理类似。也是布两条走线，在不同的两层，将一条走线放置在另一条走线的上方;或许在同一层，将一条走线放置在另一条的周围，如图6所示。在这两种走线配置中，一条走线上电流随时间的改动（dI/dt），因为这条走线的感抗，会在同一条走线上发生电压;并因为互感的存在，会在另一条走线上发生成比例的电流。假设在第一条走线上的电压改动满足大，烦扰或许会下降数字电路的电压容限而发生过失。并不只是在数字电路中才会发生这种现象，但这种现象在数字电路中比较常见，因为数字电路中存在较大的瞬时开关电流。 

 

　　为消除电磁烦扰源的潜在噪声，最好将“安静”的仿照线路和噪声I/O端口分隔。要设法完结低阻抗的电源和地网络，应尽量减小数字电路导线的感抗，尽量下降仿照电路的电容耦合。 

 

　　数字和仿照规划确定后，谨慎地布线对获得成功的PCB至关重要。布线战略一般作为经历准则向我们介绍，因为很难在实验室环境中测试出产品的最终成功与否。因而，虽然数字和仿照电路的布线战略存在相似之处，仍是要认识到并认真对待其布线战略的不同。